PAT-NO:

JP403187253A ~

DOCUMENT-IDENTIFIER:

JP 03187253 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

August 15, 1991

INVENTOR - INFORMATION:

NAME

KOBAYASHI, EIJI

ASSIGNEE - INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP N/A

APPL-NO:

JP01326641

APPL-DATE:

December 15, 1989

INT-CL (IPC): H01L025/00

US-CL-CURRENT: 257/686

ABSTRACT:

PURPOSE: To reduce the size of a printed board, at the time of packaging

onto the printed board, and to realize high density packaging by arranging an

electronic parts mounting substrate on the surface of a semiconductor device

and forming an electronic circuit.

CONSTITUTION: A substrate 11 dedicated for mounting of such electronic parts

as capacitors, coils, resistors and the like, which can not be formed on a

semiconductor device 1, is secured onto the surface of the semiconductor device

and connected electrically therewith thus constituting an electronic circuit.

In other words, lands formed on the electronic parts mounting substrate 11 and

the electrodes of laminated capacitor chips 9, lands formed on the electronic

parts mounting substrate 11 and lead wires 12, the other ends of the lead wires

 $12\ \mathrm{and}\ \mathrm{the}\ \mathrm{outer}\ \mathrm{leads}\ 5\ \mathrm{of}\ \mathrm{a}\ \mathrm{lead}\ \mathrm{frame}\ \mathrm{are}\ \mathrm{connected}\ \mathrm{respectively}\ \mathrm{through}$

solders 10. By such arrangement, electronic parts mounting area and wiring

area necessary for configulation of an electronic circuit are not required on

the printed board, at the time of packaging onto the printed board, mounting

area of semiconductor device is minimized resulting in high density packaging.

COPYRIGHT: (C) 1991, JPO&Japio

⑲ 日本国特許庁(JP)

① 特許出願公開

[®] 公開特許公報(A) 平3-187253

®int. Cl. ⁵

識別記号

庁内整理番号

砂公開 平成3年(1991)8月15日

H 01 L 25/00

В

7638-5 F

審査請求 未請求 請求項の数 1 (全4頁)

ᡚ発明の名称 半導体装置

②特 願 平1-326641

②出 願 平1(1989)12月15日

⑫発 明 者 小 林

栄 冶 兵庫県

兵庫県伊丹市瑞原 4 丁目 I 番地 三菱電機株式会社北伊丹

製作所内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄

外2名

明 細 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

セラミック又は樹脂封止された半導体装置の表面に電子部品搭載用基板が配置されかつ、上記電子部品搭載用基板の配線滑子が上記半導体装置の2本以上のインナーリードに接続されていることを特徴とする半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、半導体装置の構造に関するものである。

〔従来の技術〕

第3 図は従来の根脂封止タイプの半導体装置の 構造を示す断面図、第4図は第3図の半導体装置 をプリント基板に実装した状況を示す側面図であ る。図において、(1)は半導体素子、(2)は半導体素 子(1)を搭載するためのリードフレームのダイボン ドパッド部、(3)は半導体素子(1)とグイボンドパッ ド部(2)を接着するためのろう材、(4)はリードフレームと半導体素子(1)を電気的に配線するためのインナーリード部、(5)はパッケージから出ている外部配線用のアウターリード、(6)は半導体素子(1)の表面に形成された電極とインナーリード部(4)を翼面に形成された電極とインナーリード部(4)を翼曲線、(7)は半導体素子(1)、リードフレームのダイボンドパッド部(2)及びインナーリード部(4)、金属細線(6)を保護するための対止樹脂、(8)はブリント基板、(9)は積層コンデンサチップ、601は半田である。

次に動作について説明する。ブリント基板(8)の表面に形成されたランドに半導体装置のアウターリード(5)を配置する。又積層コンデンサチップ(9)は電子回路構成上必要な電子部品である。アリント基板(8)上に形成されたランドと半導体素子(1)のアウターリード(5)及び積層コンデンサチップ(9)に形成された電極は半田畑で接続する。又半季イブ(9)はブリント基板(8)に形成された配線にて電気的に接続され、電子回路として動作する。

(発明が解決しようとする課題)

従来の半導体装置は以上のように構成されているので、電子回路を構成する上で半導体素子では 形成出来ない電子部品、例えばコンデンサ、コイ ル又は抵抗体(比較的高い抵抗値のもの)等は がな置とともに実装されるブリント基板の同 がに乗せなくてはならず少くとも半導体装置のサイズ以上にブリント基板サイズが大きくなり またを増大させることが出来ないという問題点が あった。

この発明は、上記のような問題点を解消するためになされたもので、半導体装置を実装させるブリント 張板サイズを小型化し実装密度を増大することが出来る。

{課題を解決するための手段]

この発明に係る半導体装置は半導体素子が形成不可な電子部品例えばコンデンサ、コイル、抵抗体等を搭載した専用の電子部品搭載用基板を半導体装置の表面に固定させかつ電気的に接続させることにより、電子回路を構成する。

る。

以下作用について述べる。ブリント基板(8)の表面に形成されたランドに半導体装置のアウターリード(5)が配置されており、さらに上記ランドとアウターリード(5)を半田のにより接続する。またあらじめ半導体装置の表面には積層コンデンサチップ(9)を搭載した電子部品搭載用基板のを取り付けておくので、積層コンデンサチップ(9)のブリント基板(8)への搭載面積は不用となりブリント基板(8)のサイズはかなり縮小化することが出来る。

なお、上記実施例はブリント基板(8)上へ実装する場合を示したが、アウターリード(5)の形状がデュアルインラインパッケージ (DIP)であればコネクター (ソケット) 等により配線することと可能である。又電子部品搭載用基板(11)のリード線はアウターリード(5)へ半田(10)により接続しているかりップリード化してアウターリード(5)に狭み込み接続すること又、溶接により接続することも可能である。

(発明の効果)

(作用)

この発明における半導体装置はブリント基板へ 実装する際、ブリント基板に電子回路の構成に必 要な上記電子部品の搭載面積及び配線面積が不必 要となり、サイズは半導体装置を実装する最小面積で可能となり高密度化が可能となる。

(実施例)

以下、この発明の一実施例を図について説明する。第1図は半導体装置の構成を示すりと図は第1図の半導体装置を示すり、1図は第1図の半導体装置を示すの(11)~回はなである。図中の(11)~回には第3回ので説明を省替を明正である。図では電子のので説明を省替を明正である。電子のクラード(5)を配けている。電子ののではできません。できませんが、10のでは、10回では、10回で


以上のように、この発明によればスモールアウトラインパッケージ(SOP)又は DIP等の半導体装置の表面に電子部品搭載用基板を配置し、電子回路を構成したのでブリント基板へ実装する場合、ブリント基板のサイズは電子回路部品の搭載面積分小さくなり高密度化を安易に実現することが出来る。


4. 図面の簡単な説明

第1回はこの発明の一実施例による半導体装置の構成を示す断面図、第2図は第1図の半導体装置をブリント基板に実装する状況を示す断面図、第3図は従来の半導体装置の構成を示す断面図、第1図は第3図の半導体装置をブリント基板に実装する状況を示す側面図である。図において(1)は半導体素子、(2)はダイボンドパット部、(3)はろう材、(4)はインナーリード部、(5)はアウターリード、(6)は金属細線、(7)は封止樹脂、(8)はブリント基板、(9)は積層コンデンサチップ、(6)は半田、(1)は電子部品搭載用基板、(12)はリード線である。

なお、図中、同一符号は同一、又は相当部分を


代理人 大岩 增雄





平成 2年 4 周到日

第3図



特許庁長官殿

平 特取塔 1-326641 号 1. 事件の表示

2. 発明の名称

半導体装置

3. 補正をする者

事件との関係 特許出願人

住 所 東京都千代田区丸の内二丁目2番3号

名 称 (601) 三菱電機株式会社

代表者 志 岐 守 哉


4.代 理 人

住 所 東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

二次电域(7375) 弁理士 大 岩 增 维(デ

(連絡先03(213)3421特許部)





5. 補正の対象

図面

- 6. 補正の内容
- (1) 図面中第3図を別紙のとおり訂正する。
- 7. 旅付書類の目録
 - (1) 訂正図面(第3図)

1 通

以上

